KAIST研發(fā)外延新技術(shù)，可提高M(jìn)icro LED效率
作者：山東LED顯示屏廠家 發(fā)布時(shí)間：2023-03-30 22:40 瀏覽次數(shù) :
3月22日消息，韓國(guó)科學(xué)技術(shù)院（KAIST）電氣電子工程系Sang Hyeon Kim教授的研究團(tuán)隊(duì)，重新研究了Micro LED（μLED）的效率下降現(xiàn)象，并發(fā)現(xiàn)可通過外延結(jié)構(gòu)工程從根本上解決問題。
據(jù)悉，Micro LED的制造需通過刻蝕工藝，將晶圓上生長(zhǎng)的外延結(jié)構(gòu)切割成圓柱體或長(zhǎng)方體形狀而形成，刻蝕工藝同時(shí)伴隨著基于等離子體的制造工藝。然而，這些等離子體會(huì)在Micro LED像素制造過程中在像素側(cè)壁形成缺陷。
隨著像素尺寸變小和分辨率的提高，像素的表面積與體積比增加，加工過程中出現(xiàn)的器件側(cè)壁缺陷將進(jìn)一步降低Micro LED的器件效率。目前，已有大量側(cè)壁缺陷減輕或去除的相關(guān)研究，但這種方法的效果有限，且必須在外延結(jié)構(gòu)生長(zhǎng)完成的后處理階段進(jìn)行。
針對(duì)上述問題，Sang Hyeon Kim教授研究團(tuán)隊(duì)發(fā)現(xiàn)，在Micro LED器件運(yùn)行期間，基于外延結(jié)構(gòu)，流向Micro LED側(cè)壁的電流存在差異。通過該發(fā)現(xiàn)，該團(tuán)隊(duì)構(gòu)建了一種對(duì)側(cè)壁缺陷不敏感的外延結(jié)構(gòu)，以解決Micro LED器件小型化導(dǎo)致效率降低的問題。
此外，與現(xiàn)有外延結(jié)構(gòu)相比，本次提出的結(jié)構(gòu)使Micro LED器件在運(yùn)行時(shí)所產(chǎn)生的熱量減少了約40%，這對(duì)于超高分辨率Micro LED顯示器的商業(yè)化具有重要意義。
KAIST研發(fā)外延新技術(shù)，可提高M(jìn)icro LED效率
由具有不同厚度量子勢(shì)壘（ quantum barriers）的外延結(jié)構(gòu)制成的Micro LED在電流運(yùn)行時(shí)的電致發(fā)光分布圖像
相同光量下不同外延結(jié)構(gòu)的器件熱分布圖
按尺寸優(yōu)化的外延結(jié)構(gòu)所制造的μLED器件的歸一化外量子效率
Sang Hyeon Kim 教授表示，這項(xiàng)技術(shù)的發(fā)展對(duì)于找出Micro LED效率下降的原因具有重要意義，效率下降是Micro LED微型化面臨的障礙，通過外延結(jié)構(gòu)的設(shè)計(jì)可以解決這個(gè)問題，期待未來這項(xiàng)技術(shù)研究將應(yīng)用于制造超高分辨率顯示器上。
